北陸先端科学技術大学院大学 [JAIST] - 研究者総覧
現在ページ トップページ 検索結果研究者紹介>全件表示

講演発表表示
表示方法:
表示順:

 

 

金子 峰雄 (カネコ ミネオ) 教授
情報科学系、セキュリティ・ネットワーク領域

22件中1-20件目

  • 1. LSI設計技術の最前線-タイミングばらつきを克服する-,金子峰雄,電気関係学会北陸支部連合大会,September 2011
  • 2. 部品配置の一アプローチ: Sequence Pair とその展開,金子峰雄,電子情報通信学会 回路とシステム研究会 (Nov. 2010)
  • 3. 先端LSIのための高位合成問題,金子峰雄,電子情報通信学会 コンピュテーション研究会,2008/06/
  • 4. 繰り返し分割再配置による2次元配置最適化手法,金子哲,高島康裕,佐藤真司,金子峰雄,電子情報通信学会 VLD研究会,2002.3
  • 5. Assignment--Driven Heuristic Scheduling Based on Sensitivity to Iteration Period for Datapath Synthesis,Koji Oohashi, Mineo Kaneko,Design Gaia 2001,2001.11
  • 6. Assignment--Driven Loop Pipelining and Its Application to High Level Synthesis,Toshiyuki Yorozuya, Koji Ohashi and Mineo Kaneko,Workshop on Synthesis and System Integration of Mixed Technology,2001.1
  • 7. Extended Dimensional Threshold Filtering-A Bridge between FIR Filter and Median Type Filter,Mineo Kaneko, Yasuaki Maekawa,IEEE International Symposium on Circuits and Systems,2001.5
  • 8. Assignment--Space Exploration Approach to Testable Data--Path Synthesis for Minimizing Partial Scan Registers,Mineo Kaneko, Yuuichiro Shimizu, Satoshi Tayu,Proc.IEEE Asia Pacific Conference on Circuits and Systems,540-543,2000.12
  • 9. An Approximation Algorithm for Multiprocessor Scheduling of Trees with Communication Delays,Satoshi Tayu, Motoyasu Katsura, Mineo Kaneko,Proc.International Symposium on Parallel Architectures, Algorithms, and Networks,114-120,2000.12
  • 10. 遅延を考慮した木構造タスクのスケジューリング,田湯 智,桂 元保,金子峰雄,電子情報通信学会,2000.4
  • 11. Assignment--Driven Approach to Data--Path Synthesis Incorporated with Floorplanning,Koji Ohashi, Mineo Kaneko, Satoshi Tayu,電子情報通信学会,2000.4
  • 12. An Efficient Scheme Based on Extended PDC Graph Model in Synthesizing Fault Tolerant FIR Filter,Choon--Sik Park, Mineo Kaneko,Proc.IEEE International Symposium on Circuits and Systems,Vol.5,253-256,2000.5
  • 13. 資源割り当て駆動パイプラインスケジューリングとその高位合成への応用,萬屋俊之,大橋功治,金子峰雄,電子情報通信学会,2001.3
  • 14. 3次元パッキングに基づく動的再構成スケジューリング,横山順一,金子峰雄,田湯智,電子情報通信学会,2001.3
  • 15. Assignment--Space Exploration Approach to Concurrent Data--Path/Floorplan Synthesis,Koji Ohashi, Mineo Kaneko, Satoshi Tayu,Proc.International Conference on Computer Design: VLSI in Computers & Processors,370-375,2000.9
  • 16. Exact and Heuristic Methods of Assignment Driven Scheduling for Data--Path Synthesis Applications,Mineo Kaneko, Yoshikata Nishio, Satoshi Tayu,Proc.IEEE International Symposium on Circuits and Systems,Vol.2,57-60,2000.5
  • 17. Simulated Quenching法に基づく2次元配置最適化手法,平間孝廉,高島康裕,佐藤真司,金子峰雄,電子情報通信学会,2001.3
  • 18. 大域的配線を考慮したフロアプランのためのグラフ平面化,金泓徳,金子峰雄,田湯智,電子情報通信学会VLSI設計技術研究会,2000.3
  • 19. 先行制約付きタスクの通信時間を考慮した効率的スケジューリング,桂元保,田湯智,金子峰雄,電子情報通信学会回路とシステム研究会,2000.1
  • 20. 逐次的モジュール配置改善を伴うデータパス合成,大橋功治,金子峰雄,田湯智,電子情報通信学会VLSI設計技術研究会,2000.3

 1  2 次へ ≫ ]