堀口 進 教授

Susumu Horiguchi,
Graduate School of Information Science,
Japan Advanced Institute of Science and Technology,

NOTE: もう少し柔らかい研究紹介 here.
Email:hori@jaist.ac.jp
FAX:0761-51-1149
TEL:0761-51-1265(dial-in)

NOTE: English page is here.


専門

並列処理、超並列システム、マルチメディア統合システム

主な研究課題

1.超並列システムアーキテクチャとアルゴリズムに関する研究

100万個規模のプロセッサからなる超並列コンピュータを実現するためのシストリックアレイ、マルチプロセッサシステムや自律的再構成可能システムなどの新情報処理を中心とした研究。 超並列システム上での最先端科学技術分野の超並列シミュレーションアルゴリズムや高度の情報処理機能を目指すパターン情報処理・知識情報処理の超並列アルゴリズムの基礎研究並びに応用研究。

2.ウェーハ規模超並列システムに関する研究

VLSIによる高性能プロセッサを大口径ウェーハ上に構築した自己回路診断技術BIST(Build-in Self-Test)と欠陥救済技術により超並列システムを実現するWSI(Wafer Scale Integration)の研究。 具体的には、超並列システムのWSI律再構成可能アルゴリズム及び3次元ウェーハスタック構造超並列コンピュータに関する研究。

3.マルチメディア統合システムに関する研究

情報に対して機能を付加されたニューメディアの登場により、マルチメディアが社会に与える影響は計り知れない。 膨大な情報量を取り扱うマルチメディア情報処理の包括性、統合性、開放性を含めたシステムに関してハードウエア及びソフトウエア両面からマルチメディア統合システムを考える。 具体的な研究テーマとして、 人間らしい情緒あるコンピュータによる音楽自動演奏、手形状入力装置を用いた人間とコンピュータのコミュニケーションおよび指文字・手話認識、3次元コンピュータグラフィックスによるスーパーリアリティ情報処理、仮想触力覚による協調型3次元造形システムに関する研究。

主な著書・論文

  • Image to 最近の論文リスト
    1. "Noisy Sort: A Memory-Intensive Sorting Algorithm", Linear Algebra and Its Application, Vol.115, pp.641-658 (1989).
    2. "Performance Evaluation of Parallel Fast Fourier Transform on a Multiprocessor Workstation", Journal of Parallel and Distributed Computing, Vol.12, pp.158-163 (1991).
    3. "Hybrid Systolic Sorters ", Parallel Computing, vol.17, No.9, pp.997-1007(1991).
    5. "Parallel Processing of Incremental Ray Tracing on a Shared-Memory Multiprocessor", The Visual Computer vol.9, pp.371-380 (1993).
    6. "Parallel 2-D FFT Algorithms on an Eight-Neighbor Processor Array", Trans. of IEE Japan, vol.114-C, No.5, pp.588-594 (1994).
    7. "Parallel FFT Algorithms Using Radix 4 Butterfly Computation on an Eight-Neighbor Processor Array", Parallel Computing vol.21, pp.121-136 (1995).
    8. "On the Multiple Bridge Fault Diagnosis of Baseline Multistage Interconnection Networks", IEICE Trans. Information and Systems Vol.E79-D, No.8, pp.1168-1179 (1996).
    9. "TESH: A New Hierarchical Interconnection Network for Massively Parallel Computing", IEICE Trans. Information and Systems,Vol.E80-D, No.9, pp.837-846 (1997)
    10. "VLSI Considerrations for TESH: A New Hierarchical Interconnection Network for 3-D Integration", IEEE Trans. VLSI Systems, Vol.6, No.3, pp.346-353 (1998)
    11. "Architecture, Defect Tolerance and Buffer Design for a New ATM Switch", IEEE Trans. on Components, Packaging, and Manufacturing Tech.-Part B, Vol.21, No.4, pp.338-345 (1998)

    国際会議案内

  • Image to Call For Papers and Advanced Programs

    Image

  • Image to 研究室ホームページ
  • Image to 情報科学研究科ホームページ
  • Image to JAISTホームページ