本文へジャンプ

高性能コンピュータを作ろう

田中研究室 TANAKA Laboratory
教授:田中 清史(Tanaka Kiyofumi)

E-mail:
[研究分野]
計算機アーキテクチャ、リアルタイム組込みシステム
[キーワード]
キャッシュメモリ、低消費電力、高機能メモリシステム、FPGA、相互結合網、リアルタイムスケジューリング、組込みOS

研究を始めるのに必要な知識・能力

「計算機構成とインタフェース」、「計算機アーキテクチャ特論」、および「オペレーティングシステム特論」の知識を基に研究を行います。コンピュータの動作原理の理解と高性能化・低消費電力化に対する意欲が要求されます。また、ほとんどの研究でプログラミングが必要となります。

この研究で身につく能力

大学院での修士・博士研究を遂行することにより、調査、問題発見、立案と計画書作成、実装、評価、論文(報告書)作成、プレゼンテーションといった、将来の仕事において様々な場面で必要とされる能力を凝縮した形でトレーニングすることができます。特にこの研究室では、計算機ハードウェアの論理設計を経験することにより、オブジェクト群の並行動作(システム全体)をイメージする力と、それを実現するためのオブジェクト設計(個々の問題解決)能力が養われます。

【就職先企業・職種】 情報通信・情報処理産業

研究内容

 我々の生活環境において、携帯電話、家電製品、ネットワーク機器、自動車など、いたるところにコンピュータが組み込まれており、これらのほとんどでリアルタイム性が要求されています。従来のリアルタイム組込みシステムは機器の急速な普及と高機能化・グローバル通信化にともないIoT(Internet of Things)やCPS(Cyber-Physical Systems)といったパラダイムへ発展しつつあります。本研究室ではハードウェアと基本ソフトウェアの両面から効率の良いリアルタイム処理を実現する方式を研究します。実際にシステムを設計・実装することによる実証的な研究を目標とします。

■リアルタイム組込みシステムの実現

 あらゆる組込みシステムにおいて共通して使用されるコンポーネントである制御用プロセッサ、メモリ制御、および基本ソフトウェアであるリアルタイムオペレーティングシステムの研究開発を行っています。

組込み用リアルタイムRISC プロセッサ
 組込みシステムに使用されるプロセッサ は低コスト、低消費電力であることが要求されますが、加えて制御・通信機器などでは高速な応答性能が重要となります。我々は従来のRISC 型プロセッサアーキテクチャを拡張し、マルチコンテキストアーキテクチャと低コスト・高効率キャッシュメモリによる高速割込み応答機構を実現する組込みRISCコアを研究し、独自設計のLSIを開発しています。
リアルタイムオペレーティングシステム
 リアルタイムシステムでは時間制約を満たすことに加え、重要なタスクの応答性が重視されます。リアルタイムタスクの応答性向上のためには、オペレーティングシステムが行うタスクスケジューリング方式の選択が重要です。本研究室ではITRON 等の従来の組込みOS が提供するシステム開発のためのインタフェースを保ちつつ、更にタスク実行時に動的に変化する各種時間属性を考慮して、可能な限りリアルタイム性を向上させる適応型スケジューリング法を提案・評価し、本スケジューリング方式を実現するリアルタイム組込みOS を研究開発しています。

■Network-on-Chip

 半導体技術の停滞によって、今日のコンピューティングシステムは性能と電力効率の更なる向上のために、チップに多数のコアを集積するメニーコアプロセッサやアクセラレータなどのアプローチに移行しています。これらのコンピューティングデバイスではモジュール間の通信が重要であり、高性能な大規模ネットワークオンチップ(Network-on-Chip、NoC)が必要とされます。しかし、高精度かつ高速なモデリングの手法が確立されていないため大規模NoCの研究開発が困難になっています。そこで我々は再構成可能ハードウェアであるFPGAを用いて、大規模NoCの高精度かつ高速なモデリング手法を研究開発しています。

■その他の研究

 本研究室ではその他、ハードウェア・基本ソフトウェア(OS)に対するコンフィギュレーションによるアプリケーションへの適応化手法、FPGA 上でのマルチコア・ソフトプロセッサアーキテクチャ、低消費電力アーキテクチャ、自動運転のための仮想ECU技術、マルチメディアやデータベース処理などの大規模データアプリケーションに適した再構成型高機能メモリアーキテクチャ、実時間処理を支援するマルチスレッド型プロセッサアーキテクチャ、スパコン向け分散共有メモリ技術、組込みソフトウェア・ハードウェア記述言語の記述チェックツールなどの研究を実装を含めて行っています。

主な研究業績

  1. D.Doan, K.Tanaka, "A Novel Task-to-Processor Assignment Approach for Optimal Multiprocessor Real-time Scheduling," Proc of IEEE Intl. Symp. on Embedded Multicore/Many-core Systems-On-Chip (MCSoC), pp.101-108, 2018. (Best Paper Award)
  2. T. V. Chu, S. Sato, and K. Kise, “Fast and Cycle-Accurate Emulation of Large-Scale Networks-on-Chip Using a Single FPGA,” ACM Transactions on Reconfigurable Technology and Systems, Vol. 10, No. 4, pp.27.1-27.27, 2017.
  3. K. Tanaka, “Real-Time Scheduling for Reducing Jitters of Periodic Tasks,” Journal of Information Processing, Vol.23, No.5, pp.542-552, 2015.

使用装置

Linux/Solaris サーバ群およびストレージ
FPGA 開発環境・各種FPGA 評価ボード
各種設計CAD/ 検証ツール
各種計測器(オシロスコープ,ロジックアナライザ,等)

研究室の指導方針

本研究室では、週一回の研究室ゼミ、および毎日の個別ミーティングにより研究を進めます。研究室ゼミでは、参加メンバー共通の課題を扱い、文献を読み解く力と自身の言葉で説明できる力を養います。個別ミーティングでは短期的目標を設定し、それを達成するための方法に関する議論、および達成度に関する報告を行います。教員は方向性の設定、修正についてアドバイスを行いますが、個々の問題に対する解決法は学生が自ら考えることを重視します。

[研究室HP] URL:http://www.jaist.ac.jp/is/labs/tanaka-lab/

ページの先頭へもどる