主な業績

[English]

1. 査読付き論文誌・ジャーナル2. 査読付き国際会議論文3. 査読付き国内会議論文
4. 国際会議発表5.その他論文(査読なし)6. 国内会議発表
7. ポスター発表8. 著書、解説

1. 査読付き論文誌・ジャーナル
  1. 荒木光一, 佐藤幸紀, 井口寧. FPGAベース組み込み向けHW開発における低消費電力指向の自動ハードウェアチューニング. 電子情報通信学会 和文誌 D, Vol.J98-D, No.1, pp.182-192, 2015年1月. (link to IEICE)
  2. Yukinori Sato, Yasushi Inoguchi, Tadao Nakamura. Identifying Program Loop Nesting Structures during Execution of Machine Code. IEICE Transaction on Information and Systems, Vol.E97-D, No.9, pp.2371-2385, Sep. 2014. (DOI:10.1145/2016604.2016634) (link to IEICE)
  3. Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Makoto Otani, Yukio Iwaya, Hiroshi Matsuoka, Takao Tsuchiya. A real-time sound rendering system based on the finite-difference time-domain algorithm. Japanese Journal of Applied Physics, Volume 53, Number 7S, Jul. 2014. (DOI:10.7567/JJAP.53.07KC14) [Paper] (link to IOP Science)
  4. Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Makoto Otani, Yukio Iwaya, Takao Tsuchiya. Design and implementation of a two-dimensional sound field solver based on the Digital Huygens’ Model. Microprocessors and Microsystems. Elsevier. Volume 38, Issue 3, Pages 216–225, May 2014. (DOI:10.1016/j.micpro.2014.02.001) (link to ScienceDirect)
  5. M. M. Hafizur Rahman, Yukinori Sato, and Yasushi Inoguchi. High and stable performance under adverse traffic patterns of tori-connected torus network. Computers and Electrical Engineering,Volume 39,Issue 3,Pages 973-983,April 2013. (DOI:10.1016/j.compeleceng.2012.12.014) (link to ScienceDirect)
  6. Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Makoto Otani, Yukio Iwaya, Hiroshi Matsuoka and Takao Tsuchiya. A Hardware-Oriented Finite-Difference Time-Domain Algorithm for Sound Field Rendering. Japanese Journal of Applied Physics, Volume 52, Number 7S, Pages 07HC03-1—6, June, 2013. (link to JJAP)
  7. M. M. Hafizur Rahman, Yukinori Sato, Yasushi Inoguchi. High Performance Hierarchical Torus Network Under Adverse Traffic Patterns. Journal of Networks, Academy Publisher 7: 3. pp. 456-467, March 2012. (DOI:10.4304/jnw.7.3.456-467) (link to Academy Publisher)
  8. M. M. Hafizur Rahman, Yukinori Sato, Yasushi Inoguchi. Dynamic Communication Performance Enhancement in Hierarchical Torus Network by Selection Algorithm. Journal of Networks, Academy Publisher 7: 3. p. 468-479, March 2012. (DOI:10.1109/ICCITECHN.2010.5723855) (link to IEEE Xplore)
  9. Truong Vinh Truong Duy, Yukinori Sato, and Yasushi Inoguchi. A prediction-based green scheduler for datacenters in clouds. IEICE Transactions on Information and Systems,Vol. E94-D,No. 9,pp. 1731-1741,September 2011. (DOI:10.1587/transinf.E92.D.1062) (link to IEICE)
  10. Truong Vinh Truong Duy, Yukinori Sato, and Yasushi Inoguchi. Improving accuracy of host load predictions on computational grids by artificial neural networks. International Journal of Parallel, Emergent and Distributed Systems,Vol. 26,No. 4,pp. 275-290,August 2011. (DOI:10.1080/17445760.2010.481786) (link to Taylor Francis Online)
  11. Tan Yiyu, Yasushi Inoguchi, Eiko Sugawara, Makoto Otani, Yukio Iwaya, Yukinori Sato, Hiroshi Matsuoka, and Takao Tsuchiya. A real-time sound field renderer based on digital Huygens’ model. Journal of Sound and Vibration,Vol. 330,No. 17,pp. 4302-4312,August 2011. (DOI:10.1016/j.jsv.2011.04.030) (link to ScienceDirect)
  12. M.M. Hafizur Rahman, Yukinori Sato, and Yasushi Inoguchi. On nonuniform traffic pattern of modified hierarchical 3d-torus network. IEICE Transactions on Information and Systems,Vol. E94-D,No. 5,pp. 1109-1112,May 2011. (DOI:10.1587/transinf.E94.D.1109) (link to IEICE)
  13. M.M. Hafizur Rahman, Yasushi Inoguchi, Yukinori Sato, Yasuyuki Miura, and Susumu Horiguchi. Dynamic communication performance of a TESH network under the nonuniform traffic patterns. Journal of Networks, Vol. 4, No. 10, pp. 941–951, December 2009. (DOI:10.4304/jnw.4.10.941-951) (link to Academy Publisher)
  14. 荒木光一, 佐藤幸紀, 井口寧. 動的リコンフィギャラブルプロセッサにおける並列タスクのデータ転送を隠蔽するための効果的な処理法. 電子情報通信学会論文誌D, Vol. J92-D, No. 12, pp. 2137–2146, 2009年12月. (link to IEICE)
  15. M.M. Hafizur Rahman, Yasushi Inoguchi, Yukinori Sato, and Susumu Horiguchi. TTN: A high performance hierarchical interconnection network for massively parallel computers. IEICE Transactions on Information and Systems, Vol. E92-D, No. 5, pp. 1062–1078, May 2009. (DOI:10.1587/transinf.E92.D.1062) (link to IEICE)
  16. Yukinori Sato, Ken-ichi Suzuki, and Tadao Nakamura. Power estimation of partitioned register files in a clustered architecture with performance evaluation. IEICE Transactions on Information and Systems, Vol. E90-D, No. 3, pp. 627–636, March 2007. (DOI:10.1093/ietisy/e90-d.3.627) (link to IEICE)
  17. 佐藤幸紀, 鈴木健一, 中村維男. クラスタ型データパスによるスーパースカラ プロセッサの低消費電力化. 情報処理学会論文誌コンピューティングシステム第19 号, Vol. 48, No. SIG13(ACS19), pp. 84–94, August 2007. (link to IPSJ)
  18. Yukinori Sato, Ken-ichi Suzuki, and Tadao Nakamura. Partitioned register file designs for clustered architectures. Journal of Information, Vol. 9, pp. 119–134, January 2006. [link]

[Top]

2. 査読付き国際会議論文
  1. Yukinori Sato, Shimpei Sato, and Toshio Endo. Exana: An Execution-driven Application Analysis Tool for Assisting Productive Performance Tuning. Proceedings of the 2nd Workshop on Software Engineering for Parallel Systems (SEPS 2015), held in conjunction with SPLASH2015, Pages 1-10, October 2015. DOI: 10.1145/2837476.2837477
  2. Shimpei Sato, Yukinori Sato, and Toshio Endo. Investigating Potential Performance Benefits of Memory Layout Optimization based on Roofline Model. Proceedings of the 2nd Workshop on Software Engineering for Parallel Systems (SEPS 2015), held in conjunction with SPLASH2015, Pages: 50-56, October 2015. DOI: 10.1145/2837476.2837483
  3. Yuichiro Yasui, Katsuki Fujisawa, Yukinori Sato. Fast & Energy-Efficient Breadth-First Search on a Single NUMA System. International Supercomputing Conference 2014 (ISC’14). Lecture Notes in Computer Science Volume 8488, pp 365-381, June 2014. (DOI:10.1007/978-3-319-07518-1_23) (link to Springer) [presentation details]
  4. Yuki Matsubara and Yukinori Sato. Online memory access pattern analysis on an application profiling tool. 5th International Workshop on Advances in Networking and Computing, 2014 (WANC2014). In Proceedings of 2014 Second International Symposium on Computing and Networking, pp.602-604, December 2014. (DOI:10.1109/CANDAR.2014.86)
  5. Yukinori Sato, Yasushi Inoguchi, Tadao Nakamura. Whole Program Data Dependence Profiling to Unveil Parallel Regions in the Dynamic Execution. In Proceedings of 2012 IEEE International Symposium on Workload Characterization (IISWC 2012),pp.69-80,November 2012. (DOI:10.1109/IISWC.2012.6402902) [presentation pdf] (link to IEEE Xplore).
  6. Yukinori Sato, Yasushi Inoguchi, Wayne Luk and Tadao Nakamura. Evaluating Reconfigurable Dataflow Computing Using the Himeno Benchmark. In Proceedings of 2012 International Conference on ReConFigurable Computing and FPGAs (ReConFig 2012),pp.1-7,December 2012. (DOI:10.1109/ReConFig.2012.6416746) [presentation pdf] (link to IEEE Xplore)
  7. Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Makoto Otani, Yukio Iwaya, Hiroshi Matsuoka and Takao Tsuchiya. Analysis of Sound Field Distribution for Room Acoustic: From the Point of View of Hardware Implementation. In Proceedings of 15th International Conference on Digital Audio Effects (DAFx-12), York, U.K., pp.93-96, September 2012.
  8. Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Makoto Otani, Yukio Iwaya, Hiroshi Matsuoka, Takao Tsuchiya. Design of a FPGA-based Timing Sharing Architecture for Sound Rendering Applications. In Proceedings of 2012 9th International Conference on Information Technology: Next Generations (ITNG 2012), pp.484-489, Las Vegas, USA, April 2012. (DOI:10.1109/ITNG.2012.110) (link to IEEE Xplore)
  9. Yukinori Sato, Yasushi Inoguchi, and Tadao Nakamura. On-the-fly detection of precise loop nests across procedures on a dynamic binary translation system. In Proceedings of the 8th ACM International Conference on Computing Frontiers (CF’11),pp. 25:0-25:10,May 2011. (DOI:10.1145/2016604.2016634) [presentation pdf] (link to ACM Digital Library)
  10. Yasushi Inoguchi, Tan Yiyu, Yukinori Sato, Makoto Otani, Yukio Iwaya, Hiroshi Matsuoka, and Takao Tsuchiya. DHM and FDTD based hardware sound field simulation acceleration. In Proceedings of 14th International Conference on Digital Audio Effects (DAFx-11),pp. 69-72,September 2011.
  11. Koichi Araki, Yukinori Sato, Vijay Jain, and Yasushi Inoguchi. Performance evaluation of audio fingerprint generation using haar wavelet transform. In Proceedings of the 2011 International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP11),pp. 380-383,March 2011.
  12. M.M. Hafizur Rahman, Yukinori Sato, Yasuyuki Miura, and Yasushi Inoguchi. Dynamic communication performance of hierarchical 3D-torus network. In Proceedings of 10th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN 2011),pp. 9-16,February 2011. (DOI:10.2316/P.2011.719-055) (link to ACTA press)
  13. Yukinori Sato and Tadao Nakamura. Profiling the dynamic behavior of nested loops using the loop-call context tree. In 2nd Workshop on Infrastructures for Software/Hardware co-design (WISH), held in conjunction with 2010 International Symposium on Code Generation and Optimization (CGO), April 2010.
  14. Tan Yiyu, Yukinori Sato, Eiko Sugawara, Yasushi Inoguchi, Makoto Ohya, Yukio Iwaya, Hiroshi Matsuoka, and Takao Tsuchiya. A FPGA Implementation of the Two-Dimensional Digital Huygens’ Model. In Proceedins of the 2010 International Conference on Field-Programmable Technology (FPT’10), pp. 304-307,December 2010. (DOI:10.1109/FPT.2010.5681441) (link to IEEE Xplore)
  15. M.M. Hafizur Rahman, Yukinori Sato, and Yasushi Inoguchi. Dynamic communication performance enhancement in hierarchical torus network by selection algorithm. In Proceedins of 13th International Conference on Computer and Information Technology (ICCIT 2010), pp.204-209, December 2010. (DOI:10.1109/ICCITECHN.2010.5723855) (link to IEEE Xplore)
  16. M.M. Hafizur Rahman, Yukinori Sato, and Yasushi Inoguchi. High performance hierarchical torus network under adverse traffic patterns. In Proceedins of 13th International Conference on Computer and Information Technology (ICCIT 2010), pp.210-215, December 2010. (DOI:10.1109/ICCITECHN.2010.5723856) (link to IEEE Xplore)
  17. M.M. Hafizur Rahman, Yukinori Sato, and Yasushi Inoguchi. Dynamic communication performance of a modified hierarchical 3D-torus network under non-uniform traffic patterns. The 2nd Workshop on Ultra Performance and Dependable Acceleration Systems. In Proceedings of 2010 First International Conference on Networking and Computing(ICNC’10), pp.167-172, November 2010. (DOI:10.1109/IC-NC.2010.27) (link to IEEE Xplore)
  18. Truong Vinh Truong Duy, Yukinori Sato, and Yasushi Inoguchi. Performance evaluation of a green scheduling algorithm for energy savings in cloud computing. The 6th Workshop on High-Performance, Power-Aware Computing held in conjunction with IEEE International Parallel & Distributed Processing Symposium (IPDPS 2010). In Proceedings of 2010 IEEE International Symposium on Parallel and Distributed Processing, Workshop and Phd Forum (IPDPSW) , pp. 1–8, April 2010. (DOI:10.1109/IPDPSW.2010.5470908) (link to IEEE Xplore)
  19. Yukinori Sato, Ken-ichi Suzuki, and Tadao Nakamura. Run-time detection mechanism of nested call-loop structure to monitor the actual execution of codes. First International Workshop on Software Technologies for Future Dependable Distributed Systems. In Proceedings of 2009 Software Technologies for Future Dependable Distributed Systems, pp.184–188, March 2009. (DOI:10.1109/STFSSD.2009.30) (link to IEEE Xplore)
  20. Yukinori Sato and Tadao Nakamura. Run-time data dependence analysis using detected loop regions in binary codes. In 2009 Workshop on Infrastructures for Software/Hardware co-design (WISH), held in conjunction with 2009 International Symposium on Code Generation and Optimization (CGO), 2009.
  21. Truong Vinh Truong Duy, Yukinori Sato, and Yasushi Inoguchi. Improving accuracy of host load predictions on computational grids by artificial neural networks. 11th Workshop on Advances in Parallel and Distributed Computational Models held in conjunction with IEEE International Parallel & Distributed Processing Symposium (IPDPS 2009). In Proceedings of the 2009 IEEE International Symposium on Parallel and Distributed Processing, pp. 1–8, May 2009. (DOI:10.1109/IPDPS.2009.5160878) (link to IEEE Xplore)
  22. M.M. Hafizur Rahman, Yasushi Inoguchi, Yukinori Sato, Yasuyuki Miura, and Susumu Horiguchi. On hot-spot traffic pattern of TESH network. In Proceedings of 11th International Conference on Computer and Information Technology (ICCIT 2008), pp. 359–364, December 2008. (DOI:10.1109/ICCITECHN.2008.4802999) (link to IEEE Xplore)
  23. M.M. Hafizur Rahman, Yasushi Inoguchi, Yukinori Sato, Yasuyuki Miura, and Susumu Horiguchi. Dynamic communication performance of a TESH network under the nonuniform traffic patterns. In Proceedings of 11th International Conference on Computer and Information Technology (ICCIT 2008), pp. 365–370, December 2008. (DOI:10.1109/ICCITECHN.2008.4803069) (link to IEEE Xplore)
  24. Yukinori Sato, Ken-ichi Suzuki, and Tadao Nakamura. Power and performance advantages of the highly clustered microarchitecture. In International Workshop on Advanced Low Power Systems (ALPS). Held in conjunction with the 20th International Conference on Supercomputing, pp. 55–62, 2006.
  25. Yukinori Sato, Ken-ichi Suzuki, and Tadao Nakamura. An operand status based instruction steering scheme for clustered architectures. In Proceedings of the 2005 International Conference on Computer Design (CDES’05), pp. 168-174, 2005.
  26. Yukinori Sato, Ken-ichi Suzuki, and Tadao Nakamura. Cooperation of neighboring PEs in clustered architectures. In Proceedings of 17th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), pp. 134-141, October 2005. (DOI:10.1109/CAHPC.2005.21) (link to IEEE Xplore)

[Top]

3. 査読付き国内会議論文
  1. 松原裕貴, 佐藤幸紀. メモリ階層の深化に対応するメモリアクセス解析ツール. ハイパフォーマンスコンピューティングと計算科学シンポジウム(HPCS 2014) 論文集2014, p.45, 2014年1月 (link to IPSJ)
  2. 佐藤幸紀. メモリ階層対応ダイナミックコンパイレーション機構の動作原理とコードプロファイリング. 情報処理学会 第55回 プログラミング・シンポジウム(PS)  予稿集 p.25-32, 2014年1月
  3. Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Makoto Otani, Yukio Iwaya, Hiroshi Matsuoka and Takao Tsuchiya. A Real-time Sound Rendering System based on the Finite-Difference Time-Domain Algorithm. 超音波エレクトロニクスの基礎と応用に関するシンポジウム (USE2013), Vol. 2013, pp.235-236, 同志社大学, Nov. 20-22, 2013.
  4. 井口寧, 佐藤幸紀, 上埜元嗣, 宮下夏苗, 芝崎丈男, 北沢強. z/VM 仮想計算機におけるDCSS を用いたLinux 間メモリ共有. 先進的計算基盤システムシンポジウム (SACSIS 2010), pp. 21–28, June 2010.
  5. 荒木光一, 佐藤幸紀, V. K. Jain, 井口寧. ハードウェアにおける高速なオーディオフィンガープリント生成システムの性能評価. 先進的計算基盤システムシンポジウム (SACSIS 2010), pp. 295–302, June 2010.
  6. 荒木光一, 佐藤幸紀, 井口寧. 動的再構成デバイスにおけるデータI/O と処理のオーバーラップを用いた処理法. 先進的計算基盤システムシンポジウム (SACSIS 2008) 論文集, pp. 55–56, June 2008.
  7. 佐藤幸紀, 上埜元嗣, 宇多仁, 井口寧, 敷田幹文, 松澤照男. 仮想サーバシステムのための環境管理支援ツールの構築. 情報処理学会 分散システム/インターネット運用技術シンポジウム2007 (DSM) 論文集, No. 13, pp. 77–82, November 2007.
  8. 佐藤幸紀, 鈴木健一, 中村維男. クラスタ型データパスによるスーパースカラプロセッサの低消費電力化. 情報処理学会 第5回先進的計算基盤システムシンポジウム (SACSIS 2007), pp. 255–264, May 2007.

[Top]

4.国際会議発表

招待講演

  1. Yukinori Sato. HPC Systems at JAIST and Development of Dynamic Loop Monitoring Tools Toward Runtime Parallelization. 13th Teraflop Workshop,Tohoku University, Sendai, Japan, 21-22 October 2010.

口頭発表

  1. Yukinori Sato and Toshio Endo. Dynamic Compilation for Transparent Data Locality Analysis and Memory Subsystem Tuning. Workshop on Architectural and MicroArchitectural Support for Binary Translation and Dynamic Optimization (AMAS-DO 2016), held in conjunction with CGO2016, March 2016.
  2. Shimpei Sato, Yukinori Sato, and Toshio Endo. A Cache-aware Temporal Blocking Method for 3D Stencil Computation. The 3rd International Workshop on High-Performance Stencil Computations (HiStencils 2016), held in conjunction with HiPEAC2016, January 2016.
  3. Yukinori Sato. Exana: An Application Profiling and Optimization Infrastructure for Accelerating Systems with Deeper Memory Hierarchy. JST/CREST International Symposium on Post Petascale System Software (ISP2S2), December 2014. [presentation details]
  4. Yukinori Sato. Architecting Dynamic Compilation Mechanisms for Transparent Performance Tuning of Data Locality in Memory Subsystem. The International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA) 2014, March 2014.
  5. Yukinori Sato, Hiroko Midorikawa and Toshio Endo. Identifying Working Data Set of Particular Loop Iterations for Dynamic Performance Tuning. In 6th Workshop on Architectural and Microarchitectural Support for Binary Translation (AMAS-BT2013). Held in conjunction with the 40th Int’l Symposium on Computer Architecture (ISCA-40),June 2013.

[Top]

5. その他論文(査読なし)
  1. 松原裕貴, 佐藤幸紀. テンポラルブロッキングを適用したステンシルコードにおける階層的メモリアクセスパターン解析. 2014年並列/分散/協調処理に関する『新潟』サマー・ワークショップ(SWoPP新潟2014). 情報処理学会研究報告. 計算機アーキテクチャ研究会報告 2014-ARC-211(15), 1-6, 2014-07-28. (link to IPSJ)
  2. Faiz Al Faisal, Yukinori Sato and Yasushi Inoguchi. Introduction of a New Interconnection Network that achieves high performance for Many-Core Processors. 2014年度電気関係学会北陸支部連合大会 (JHES2014), F1-3, 1 page in CD-ROM, 富山高専, Sep. 11, 2014.
  3. Tan Yiyu, 井口寧, 佐藤幸紀, 大谷真、岩谷幸雄, 土屋隆生. A Prototype of Real-time Sound Rendering System. 2014年度電気関係学会北陸支部連合大会 (JHES2014), F1-3, 1 page in CD-ROM, 富山高専, Sep. 11, 2014.
  4. 河村知記, 佐藤幸紀, 井口寧. GPU分散コンピューティングのためのデータ転送を考慮したデータ分割. 2014年度電気関係学会北陸支部連合大会 (JHES2014), F1-2, 1 page in CD-ROM, 富山高専, Sep. 11, 2014.
  5. 赤碕翔太, 佐藤幸紀, 井口寧. QoSを考慮した電力スケジューリングに関する研究. 2014年度電気関係学会北陸支部連合大会 (JHES2014), F1-1, 1 page in CD-ROM, 富山高専, Sep. 11, 2014.
  6. 荒木光一、佐藤幸紀、井口寧. 組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案. 信学技報, RECONF2013-36, vol. 113,no. 221,pp. 97-102, September 2013.
  7. 松原裕貴,佐藤幸紀. メモリトレース解析によるアクセスパターンのモデル化. 2013年並列/分散/協調処理に関する『北九州』サマー・ワークショップ(SWoPP 北九州2013). 情報処理学会研究報告. 2013-HPC-140,pp.1-6, August 2013. (link to IPSJ)
  8. 佐藤幸紀. バイナリ変換による透過的なループ構造解析とコード実行時の区間実行時間の計測. 2013年並列/分散/協調処理に関する『北九州』サマー・ワークショップ(SWoPP 北九州2013). 情報処理学会研究報告. 2013-HPC-140,pp.1-8, July 2013.(link to IPSJ)
  9. 大和良介, 佐藤幸紀, Yiyu Tan, 井口寧. 物理マシン温度を考慮したクラウドの仮想マシン割り当て方式. 2013年度電気関係学会北陸支部連合大会, F1-13, 1 page in CD-ROM, 金沢大学, Sep. 21, 2013.
  10. 佐々木泰, 佐藤幸紀, Yiyu Tan, 井口寧. メモリの階層化によるハードウェア音楽電子指紋の高速検索. 2013年度電気関係学会北陸支部連合大会, F1-14, 1 page in CD-ROM, 金沢大学, Sep. 21, 2013.
  11. 中吉達二, 佐藤幸紀, Yiyu Tan, 井口寧. GPGPUとMICにおけるアクセラレータ性能の比較. 2013年度電気関係学会北陸支部連合大会, F1-10, 1 page in CD-ROM, 金沢大学, Sep. 21, 2013.
  12. 佐藤幸紀, 井口寧, 中村維男. バイナリトランスレーションによるループ反復間のデータ依存解析. 情報処理学会研究会報告,Vol.2012-HPC-133,No.11,March 2012.
  13. 佐藤幸紀, 井口寧, 中村維男. バイナリトランスレーションによるループ反復間のデータ依存解析. 第133回ハイパフォーマンスコンピューティング研究発表会, March 2012. (link to IPSJ)
  14. 井口寧, Yiyu Tan, 佐藤幸紀, 大谷真, 岩谷幸雄, 松岡浩, 土屋隆生. FPGAによるリアルタイム音響シミュレーション. 2012年度電気関係学会北陸支部連合大会, F-24, 1 page in CD-ROM, 富山県立大学, Sep. 2, 2012.
  15. Fan Yang, 佐藤 幸紀, Yiyu Tan, 井口 寧. Searching Acceleration for Audio Fingerprinting System. 2012年度電気関係学会北陸支部連合大会, F-15, 1 page in CD-ROM, 富山県立大学, Sep. 1, 2012.
  16. 荒木光一, 佐藤幸紀, 井口寧. 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク. 信学技法RECONF2011-33,pp. 63-68,September 2011.
  17. 佐藤幸紀, 井口寧, 中村維男. Loop-call context tree を用いたランタイムデータフロー解析. 2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011). 情報処理学会研究会報告,Vol.2011-ARC-196,No.13,pp. 1-6,July 2011. (link to IPSJ)
  18. 矢嶋 秀敏, 佐藤 幸紀, 井口 寧. 低消費電力クラウドに向けた物理サーバ電源切断条件判定の測定. 2011年度電気関係学会北陸支部連合大会, F-7, 1 page in CD-ROM, 福井大学, Sep. 18, 2011.
  19. 宮本 国雄, 佐藤 幸紀, 井口 寧. HDDとSSDを組み合わせたストレージシステムの省電力化. 2011年度電気関係学会北陸支部連合大会, F-5, 1 page in CD-ROM, 福井大学, Sep. 18, 2011.
  20. 村上 昌志, 佐藤 幸紀, 井口 寧. 動的リコンフィギャラブルプロセッサにおける相同性検索アルゴリズムの処理提案. 2011年度電気関係学会北陸支部連合大会, F-6, 1 page in CD-ROM, 福井大学, Sep. 18, 20
  21. 佐藤幸紀, 井口寧, 中村維男. 動的バイナリトランスレーションによるループネスト検出とプログラムチューニング支援への応用. 情報処理学会研究会報告Vol.2010-ARC-192 Vol.2010-HPC-128 No.10, pp. 1-7, December 2010. 第18 回ハイパフォーマンスコンピューティングとアーキテクチャの評価に関する北海道ワークショップ(HOKKE-18) (link to IPSJ).
  22. 西澤良太, 佐藤幸紀, 井口寧. 省電力ネットワークを実現するためのL2 スイッチ電力消費特性. 平成22年度電気関連学会北陸支部連合大会, E-48, September 2010.
  23. 佐藤幸紀, 中村維男. 実行時データ依存解析によるループ階層構造に着目した並列性抽出. 情報処理学会研究会報告Vol.2009-ARC-184 No.8, pp. 1–8, 2009. 計算機アーキテクチャ研究会 2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ (SWoPP仙台2009), August 2009. (link to IPSJ)
  24. 佐藤幸紀, 鈴木健一, 中村維男. ループ並列化のためのループ階層構造を検出する実行時プロファイリング手法. 情報処理学会研究会報告2008-HPC-117, pp. 37–42, 2008. 第117回 ハイパフォーマンスコンピューティング研究発表会, October 2008. (link to IPSJ)
  25. 佐藤幸紀. ループ構造に着目したマルチグレイン・マルチレイヤ並列処理システムの提案. 情報処理学会研究会報告2008-ARC-180, pp. 25–28, 2008. 第172回計算機アーキテクチャ研究会, October 2008. (link to IPSJ)
  26. 中尾哲也, 佐藤幸紀, 井口寧. マルチコアクラスタに対するマルチコアプロセッサを意識した並列処理手法に関する研究. 2008年度電気関連学会北陸支部連合大会, E-62, September 2008.
  27. 荒木光一, 佐藤幸紀, 井口寧. マルチコンテキスト型リコンフィギャラブルプロセッサにおけるデータ並列タスクの処理法. 電子情報通信学会技術研究報告リコンフィギャラブルシステムRECONF2008-41, No. 300, pp. 15–20, 2008.
  28. 上埜元嗣, 佐藤幸紀, 宇多仁, 井口寧, 敷田幹文, 松澤照男. オープンメインフレームを用いた仮想化システム. 第11回学術情報処理研究集会, No. 11, pp. 120–123, September 2007.
  29. Yukinori Sato. Effective Execution of Instruction Sequences. PhD thesis, Tohoku University, March 2006. (link to TOUR)
  30. 佐藤幸紀, 鈴木健一, 中村維男. 命令の並列性と逐次性を利用したクラスタ型プロセッサの命令ステアリング方式. 情報処理学会研究会報告2006-ARC-170, pp. 67–72, 2006. (link to IPSJ)
  31. 佐藤幸紀, 鈴木健一, 中村維男. クラスタ化アーキテクチャにおける非重複分散レジスタファイルの評価. 第4 回情報科学技術フォーラム(FIT2005) 一般論文集第1 分冊, pp. 215-218, 2005.
  32. 上石大介, 佐藤幸紀, 佐野健太郎, 鈴木健一, 中村維男. ループ反復間のデータ依存の解析. 情報処理学会東北支部研究会, March 2004.
  33. 佐藤幸紀, 鈴木健一, 中村維男. プログラムにおける命令の並列性と逐次性について. 情報処理学会研究会報告2003-ARC-157, pp. 121-126, 2004.
  34. Tadao Nakamura and Yukinori Sato. The SHIFT Machine: Multi-Threaded architecture for wire-delayed chip environments. In IPSJ SIG Notes 2002-ARC-148, No. 37, pp. 31-36. Information Processing Society of Japan, 2002. (link to IPSJ)
  35. 佐藤幸紀, Clecio Donizete Lima, 佐野健太郎, 北島宏之, 小林広明, 中村維男. 配線遅延を考慮したマルチスレッド方式マイクロプロセッサの分岐処理に関する研究. 電気関係学会東北支部連合大会論文集, p.256, 2001.

6.国内会議発表
  1. 佐藤幸紀. Exanaツールによるメモリアクセスプロファイリング. メモリプラスワークショップ–メモリとファイルストレージとOSと. JAIST品川サテライトオフィス. 2014年9月.

[Top]

 

7.ポスター発表
  1. Shimpei Sato, Akihiko Saijo, Yukinori Sato. A Profiling Tool set for measuring B/F Ratios and Cache Behaviors from Actual Applications. JST/CREST International Symposium on Post Petascale System Software (ISP2S2), December 2014. [presentation details]
  2. Shimpei Sato, Yuki Matsubara, Akihiko Saijo, Yukinori Sato. An Application Profiling Toolchain for Accelerating Systems with Deeper Memory Hierarchy. The 2014 International Conference for High Performance Computing, Networking, Storage, and Analysis (SC’14), November 2014. (SC展示会場のJAISTブースにて研究内容に関するポスター展示)
  3. Shimpei Sato, Akihiko Saijo, Yukinori Sato. Profiling B/F Ratios and Cache Behaviors within Loop and Call Nests in the Actual Program Execution. 2014 ATIP Workshop: Japanese Research Toward Next-Generation Extreme Computing, November 2014.
  4. 松原裕貴, 佐藤幸紀. メモリ階層の深化に対応するメモリアクセス解析ツール. 2014 年ハイパフォーマンスコンピューティングと計算科学シンポジウム(HPCS2014),2014年1月
  5. Yuki Matsubara, Yukinori Sato. Dynamic Compilation and Memory Access Analysis Tools for Accelerating Systems with Deeper Memory Hierarchy. The International Conference for High Performance Computing, Networking, Storage and Analysis (SC13), November 2013. (展示会場のJAISTブースにて研究内容に関するポスター展示)
  6. Tomoaki Ukezono, Yukinori Sato, Kiyofumi Tanaka. An Analysis for Deeper Memory Hierarchy in HPCS.  IEEE/ACM International Conference for High Performance Computing, Networking, Storage and Analysis (SC12), November 2012. (展示会場のJAISTブースにて研究内容に関するポスター展示).

[Top]

8. 著書、解説

A Chapter in a Book

  1. Yukinori Sato. HPC Systems at JAIST and Development of Dynamic Loop Monitoring Tools Toward Runtime Parallelization. In High Performance Computing on Vector Systems 2011. Pages 65-78,Springer Berlin Heidelberg, Print ISBN 978-3-642-22243-6, 2012. (DOI:10.1007/978-3-642-22244-3_5) (link to Springer Link)

[Top]